《数字逻辑设计及应用》教学课件中的Lec11-Chap 6主要讨论了组合逻辑设计实践，其中重点介绍了几种关键的组合逻辑组件，包括译码器、编码器、三态器件、多路复用器、奇偶校验电路、比较器以及加法器。以下是对这些组件的详细解释：
1. **译码器（Decoders）**：
- 译码器是一种多输入多输出逻辑电路，它的功能是一一映射输入的二进制代码到输出信号。
- 输入代码和输出代码之间存在一对一的关系。
- 译码器通常包含使能输入（Enable Inputs），通过控制使能端可以启用或禁用译码功能。
- 其中最基本的是二进制译码器，也称为变量译码器、最小项译码器或m中取一译码器，它可以将n位输入转换为m位输出（m≤2^n）。
- 输出状态反映了输入的组合状态，对于每个输入组合，只有对应的输出为1，其他均为0。
- 译码器广泛应用于寄存器地址译码和指令译码。
2. **编码器（Encoders）**：
- 编码器是译码器的逆操作，将多个输入信号编码为较少的输出信号。
- 它们通常用于将离散输入状态转换为更紧凑的二进制编码。
3. **三态器件（Three-State Devices）**：
- 这类器件的输出可以处于高阻态，除了高电平和低电平之外，意味着它们不连接到电路，从而可以控制多个设备共享同一总线。
4. **多路复用器（Multiplexers）**：
- 多路复用器根据选定的地址输入从多个数据输入中选择一个，并将其送到单一的输出端。
- 它常用于数据选择和数据路由。
5. **奇偶校验电路（Parity Circuits）**：
- 奇偶校验电路用于检测数据传输错误，通过计算二进制位的奇偶性来实现。
- 它可以是奇校验或偶校验，确保数据传输后位数的奇偶性不变。
6. **比较器（Comparators）**：
- 比较器用于比较两个二进制数的大小，产生大于、小于或等于的输出信号。
7. **加法器（Adders）**：
- 加法器电路执行二进制数的加法运算，可以是半加器、全加器或多位加法器，用于构建更复杂的算术逻辑单元（ALU）。
以2-4译码器为例，它有2个输入（I1, I0）和4个输出（Y3, Y2, Y1, Y0）。当使能输入（EN）激活时，2-4译码器根据输入的二进制值（从最高位到最低位）生成对应的输出状态。例如，输入I1=1, I0=1时，输出为Y3=1, Y2=0, Y1=0, Y0=0。这种译码器的真值表展示了所有可能的输入与输出对应关系。
这些组合逻辑组件在数字系统设计中扮演着至关重要的角色，为实现复杂的数据处理和控制功能提供了基础。了解并掌握它们的工作原理和应用是数字逻辑设计的关键。
