| dbo:abstract
|
- Process–architecture–optimization is a development model for central processing units (CPUs) that Intel adopted in 2016. Under this three-phase (three-year) model, every microprocessor die shrink is followed by a microarchitecture change and then by one or more optimizations. It replaced the two-phase (two-year) tick–tock model that Intel adopted in 2006. The tick–tock model was no longer economically sustainable, according to Intel, because production of ever smaller dies becomes ever more costly. (en)
- プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている。
*内はマイクロアーキテクチャ名
* 斜体は将来の計画 (ja)
- 制程-架构-优化模型（英語：Process–architecture–optimization model）是英特尔于2016年开始采用的针对其中央处理器的开发模型。在这种3个阶段的模式下，每一次中央处理器的制程升级之后将会对微架构进行升级，然后对微架构进行一次或多次的优化。它取代了英特尔以前采用的Tick-Tock模型，据英特尔称，Tick-Tock模型在经济上已不可持续，因为提升制程工艺的研发费用变得比以前多得多。 (zh)
|
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 6064 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| rdfs:comment
|
- Process–architecture–optimization is a development model for central processing units (CPUs) that Intel adopted in 2016. Under this three-phase (three-year) model, every microprocessor die shrink is followed by a microarchitecture change and then by one or more optimizations. It replaced the two-phase (two-year) tick–tock model that Intel adopted in 2006. The tick–tock model was no longer economically sustainable, according to Intel, because production of ever smaller dies becomes ever more costly. (en)
- プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている。
*内はマイクロアーキテクチャ名
* 斜体は将来の計画 (ja)
- 制程-架构-优化模型（英語：Process–architecture–optimization model）是英特尔于2016年开始采用的针对其中央处理器的开发模型。在这种3个阶段的模式下，每一次中央处理器的制程升级之后将会对微架构进行升级，然后对微架构进行一次或多次的优化。它取代了英特尔以前采用的Tick-Tock模型，据英特尔称，Tick-Tock模型在经济上已不可持续，因为提升制程工艺的研发费用变得比以前多得多。 (zh)
|
| rdfs:label
|
- プロセス・アーキテクチャ最適化モデル (ja)
- Process–architecture–optimization model (en)
- 制程-架构-优化模型 (zh)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
