whm128的博客

在调试中发现，按键半小时不用会必现异常。排查发现CH9328串口转HID芯片工作正常，但单片机TXD端在异常时无数据输出。进一步验证发现，若每10分钟按键一次（总时长超30分钟）则不会异常。最终定位为单片机软件中存在死循环代码（类似numlock功能），长时间不按键会导致程序卡死。屏蔽该代码后问题解决。调试中还发现CAN隔离变压器接地、bootloader升级方式等技术要点值得后续总结。本文重点记录了该按键异常问题的分析解决过程。

设计电源树时，考虑各芯片的电源性能需求及功率需求；电源设计要降额设计，对于高可靠性的设备，可能还需要进行部分电源备份设计；然后系统会推荐一些常见的方案，如图，提示有300多种符合要求的方案供选择，我们可以在进一步细化电源设计。根据电源需求，选定电源模块或芯片，设计单板电源树；根据电源树设计评估单板功耗，优化功耗设计。根据电源树设计选定的芯片，进行电源原理图设计；这里主要描述电源的输入输出要求，包括电源输入范围，电源输出范围及最大电流要求；技术，它属于电力电子技术的范畴，是集电力变换，现代电子，网络组建，

在Windows系统下查看PCIe设备信息相对困难，但可以通过两种方法实现。方法一是使用设备管理器，虽然可以查看部分PCIe信息，但不够全面。方法二则是使用pciutils-3.5.5-win64工具，通过命令行操作，能够获取更详细的PCIe设备信息。首先需要下载并安装该工具，然后使用管理员权限打开cmd，切换到工具所在目录，使用lspci.exe命令查看所有PCIe设备信息。通过关注LnkSta（当前连接状态）和LnkCap（最大速度能力），可以了解设备的PCIe连接状态和速度能力。此外，还可以通过特定命

RTL8211F系列是瑞昱半导体推出的高性能以太网收发器芯片，支持10/100/1000Mbps速率，符合IEEE 802.3标准。该芯片集成了DSP和模拟前端技术，具备自动交叉检测、自适应均衡等先进功能，通过RGMII接口与MAC层通信，支持多种电压等级。硬件设计需重点关注时钟（外部晶体或时钟源）、电源（支持内部稳压器）、复位（高电平有效）和中断（默认高电平）等电路。配置引脚可设置速率模式、双工模式等参数，同时需注意滤波网络设计以降低EMI干扰。该系列包含工业级型号，适用于各类以太网应用场景。

数采卡测试发现外触发超过1V后，累加操作会产生约0.3mV的畸形底噪。初步分析显示该串扰约为80dB，主要由传输线间的容性和感性耦合引起。对比测试发现方波触发比正弦波更易引发串扰，可能与PCB隔离设计导致的回流路径有关。通过修改备用通道GND焊接后，累加1000次时串扰降至0.03mV，基本消除。这表明隔离GND设计可能是串扰加剧的主要原因。（149字）

本文分析了ADS54J60 ADC模拟链路的设计细节。原设计将ADC特性纳入模拟链路带宽设计，采用差分驱动架构（串联3.3Ω电阻）以提高噪声抗扰度。设计考虑输入阻抗随频率变化，按260MHz设计时负载阻抗配置为400Ω，并综合引脚寄生参数选择3.9pF电容。300MHz带宽设计时需解决相同问题，通过设置为360MHz参数来满足定制项目需求，展现了从理论计算到实际参数调整的设计过程。

本文介绍了LT8711HE/V/X系列芯片与飞腾X100搭配使用时的注意事项，重点以LT8712X为例。主要内容包括：1）DP接口需注意信号耦合电容配置、AUX信号处理及电平转换；2）HDMI输出需处理I2C地址冲突、5V耐压信号及认证兼容性；3）VGA接口需保持特定阻抗网络用于设备检测；4）电源设计需注意放电回路及防漏电措施；5）强调芯片烧录需预留I2C调试接口，并注意多芯片地址隔离。此外还特别指出晶振电路1M电阻和7.68K精密电阻的必要性。

本文主要介绍了LM3409芯片在PWM模式下，电流不稳的

【摘要】针对Win10系统下KU060 FPGA驱动程序出现的"文件哈希值不匹配"错误，提供两种解决方案：1）通过系统设置禁用强制签名：依次进入"设置-更新和安全-疑难解答-高级选项-启动设置"，重启后选择禁用驱动签名；2）使用命令方式：运行"shutdown.exe/r/o/f/t00"命令，重启后在启动设置中选择禁用强制签名。两种方法均可解决因驱动签名验证导致的问题，操作过程均需系统重启。（149字）

目前具身机器人赛道可谓是十分火热，全国大大小小崛起了几十家具身机器人公司，国外比较出名的有波士顿动力，特斯拉等，国内目前比较火的就是宇树，众擎等等。具身机器人的拓扑基本大差不差，无论是四足机器狗，双足机器人，轮式机器人，对于硬件的需求不会差别太大，那么，对于具身机器人的硬件开发技术面试，一般会涉及什么技术问题呢？

摘要：锁相放大器(LIA)是检测微弱信号的关键设备，利用信号相关性原理区分有用信号与噪声。本文分析了LIA的基本原理，重点介绍了基于相敏检波(PSD)的核心技术，其具有窄带滤波特性可显著提高信噪比。硬件设计采用模块化方案，分为主控板、模拟板和辅助板三部分，分别负责控制处理、信号输入输出和辅助功能。详细阐述了电流/电压输入通道的设计方案，包括运放选型、增益配置和ADC选择等关键技术。该设计实现了高性能微弱信号检测，为科研测量提供了有效解决方案。

通过在一些等长要求比较严格的场合，会考虑到FPGA内部的走线，这时候就需要用到方法去导出fpga的pin delay。本文以xinlinx 的UltraScale系列的XCKU060-2FFVA1156I为例，手把手教你完成FPGA的pin delay导出。

JESD204B接收器核心已经过验证，其功能具有高达8个字节的通道到通道偏斜。

1、常温频差(Frequency Tolerance)：在规格书里也称作频率偏差，是与常温（25°C）下标称频率之间的偏差，通常以百万分率（PPM）表示。2、温度频差(Frequency Versus Temperature Characteristics)：在YXC规格书里也称作频率-温度特性（见下图），指在设定的工作温度范围内，实际频率相对标称频率的最大偏差值，同样以百万分率（PPM）表示。

本文探讨了为仪器仪表应用设计高准确度设备所涉及的挑战，并介绍了由低INLSARADC、全集成式超低温漂精密基准电压源、四通道匹配电阻网络和零漂移低噪声放大器构建的高准确度, 将进一步深入探讨完整的设计解决方案以及测量结果。

从LSK389C的手册可以看出，在Uds较小时，栅极的漏电流Ig大概在1pA左右。1pA作用在10M的电阻上产生的电压约为10uV，考虑到手册可能是较理想值，温度的身高会导致Ig的增大。理论上，由JFET的漏电流产生的波动应该在几十uV的量级，与ZI和塞恩的波动基本相符。在锁相放大器的调试过程中，发现在使用AC耦合时，信号的直流偏置会不停的跳动，跳动的幅度会有几百uV。但是，在使用ZI的锁放和塞恩的锁放时，发现其偏置的跳动大致在几十uV量级。从频谱上可以明显看出，在低频5Hz一下，的确存在明显的信号谱线。

在ADS54J60校准后会出现，以下波形，可以判断这不是噪声。

本文主要分析采样率对模拟链路带宽的影响，同时以1G采样率为例，测试模拟链路最大带宽

目前随着科技的发展，家电向着智能化发展，本文介绍一种常用的家电上常用的市电220V转3.3V的案例。

本文介绍了解决Vivado中PCIe IP核自动生成的只读xdc文件与用户自定义xdc文件冲突的问题。通过设置空位置约束来覆盖原有的IP核引脚分配，实现了自定义的引脚绑定。并给出了适用于AX7103开发板的具体配置实例。AX7103插入电脑后，开机，下载程序后，用winDriver即可以看到有xilinx的设备ID7024，10EE就是xilinx厂商ID。

有时候，需要一些其他公司的元器件来进行仿真，这就需要使用到TINA的新建宏向导。以及经常遇到Format‘%s’invalid or incompatible with argument。这个解决方案

LTM®4644 / LTM4644-1 是一款每路输出可提供 4A 电流的四通道 DC/DC 降压型 μModule (微型模块) 稳压器。输出可通过并联形成一个阵列以提供高达 16A 的电流能力。封装中内置了开关控制器、功率 FET、电感器和支持组件。LTM4644 可在一个 4V 至 14V 或 2.375V 至 14V (采用一个外部偏置电源) 的输入电压范围内运作，LTM4644 / LTM4644-1 支持一个 0.6V 至 5.5V 的输出电压范围。

本文主要介绍ibert的使用，详细介绍IBERT配置的每一步及其含义。在使用高速串行接口时，总会遇到这样或者那样的问题，我们有时候会用到这个工具IBERT，用来测试链路的信号质量。IBERT（Integrated Bit Error Ratio Tester），集成误码率测试仪，它可以利用FPGA内部资源，评估检测FPGA中GTX的通断和通信性能。一般的误码率可以算到十的负十二次方级别。

主要介绍分享下，RTC设计的一知识分析，内容为网络知识整理，现在几乎所有的电子产品都带RTC功能，因此RTC电池的寿命肯定是越长越好。

金属外壳是该连接器内信号线的回流地，单板分PGND和GND，金属外壳及连接器接口连PGND，PGND与GND通过0欧姆电阻或短线接地。PGND接大地。信号对PGND接口接防护芯片进行脉冲抑制。

sinc（音同“sink”）滤波器是由sinc函数构造的滤波器。sinc函数的定义可以参考抽样信号Sa的定义，这里只需知道矩形脉冲和sinc函数是一个变换对。当矩形脉冲的频谱没有混叠时，它就是sin(x)/x,一个sinc函数，对于连续信号，矩形脉冲和sinc函数是傅里叶变换对。对于离散信号这仅仅是一个近似，由于混叠造成了误差。sinc滤波器常见的应用是抗混叠技术。由于高分辨率下的来源信号或连续的类比信号能够存储较多的数据，但在透过取样。

一般MCU都带有I2C接口，什么情况下需要模拟，一是接口不够用了，二是外设使用的是类I2C协议。

更重要的是， AArch64 作为一个分离出的执行状态，意味着一些未来的处理器可能不支持旧的 AArch32 执行状态。AMD64架构在IA-32上新增了64位寄存器，并兼容早期的16位和32位软件，可使现有以x86为对象的编译器容易转为AMD64版本。x86是指intel的开发的一种32位指令集，从386开始时代开始的，一直沿用至今，是一种cisc指令集，所有intel早期的cpu，amd早期的cpu都支持这种指令集，intel官方文档里面称为“IA-32”。也是Intel x86架构的延伸产品。

先看两个常见的问题。一个是驱动安装问题，一个是驱动测试错误；error 512能识别PCIE的设备，但是The kernel modle installed correctly, but no devices were recognized.

方法1：临时修改可以使用ifconfig命令。如下：这里的ETH0为网卡名字，如果不知道名字可以输出ifconfig直接回车查看。这种方法比较简单快捷方便，适用于临时调试。但是重启后会失效。方法2：界面更改这种实在有屏幕显示主机的情况下修改，在屏幕右下角点击网络连接点击编辑连接选择对应的网卡名称（这里更改时需要注意）一定要对应的网络连接，对应的网卡名字，如果不清楚，也可以全部删除。然后在IP地址栏选择手动，配置IP和掩码。这种方式用于重启有效。

PN8370 电源板输出3.28V输出正常。但是测试前级电压5V有问题。1.0版本和2.0版本都存在这个问题，汇中的测试正常（4.8V），而我们的测试就偏大（5.6V）。

联系了龙讯提供了对应的固件，不过在搭配GP102时，出现了一些问题，不能够正常显示，咨询并通过实验，发现是I2C的问题，DDC I2C一直显示error。一个是10.4寸，一个是15.6寸。我一直在看手册，终于发现了为何IIC不通的原因，是复位。所以这个问题一直滞留着，目前通过强推解决，RK3588本身支持强推。这是官方的一个工具，用来验证输入信号的正确性，来验证与相应的固件是否匹配。另外在LVDS双八搭配时，要注意奇偶顺序，不然容易出现混乱。根据以下猜想，我把龙讯复位了以下，果然，显示ok了，

本次EMI指标主要原因是由于时钟输出口造成的（PPS与光口的产生的EMI干扰较小），时钟输出的上升沿频率由时钟驱动器83026决定，查看手册，其上升沿时间150ps-800ps。通过试验，可以得出结论是CLK输出导致的EMI干扰特别大，PPS干扰较小，最初测试的光口附近的干扰也是由时钟口耦合过去的信号。1.将双层BNC走线进行内部屏蔽，并将外部端口外接50欧姆端接的方式，进行测试。2.降低输出信号上升沿时间，降低信号带宽，改善效果也很好。基于场外EMC测试反馈，EMI测试超标，测试结果如下图；

先传高位，后传地位；基于时钟来源的不通，驱动程序可分为四种模式，PHY的时钟和TXCLK的时钟；PHY的时钟有两种来源方式，一种是外接晶振提供，一种是MAC提供，TXCLK一种是MAC 的PLL提供一个来源自PHY；根据RGMII标准，时钟的上升和下降沿采样，且时钟信号要比数据信号delay1-2ns，来保证setup/hold时间（因为数据在时钟沿变化，如果不做额外处理，接收端将无法采样，根据组成关系，可以知道有三种）这其中还有个电压和电流PHY的关系，这个是个老问题了，这里不再描述；

本案例基于xinlinx FPGA K7系列。由于在FPGA中，PCIE属于硬核资源，相应的管脚其实时约定好的，在手册中有专门的定义，不可以自己定义。如果你真的接错了，那也可以有解决方案，在约束文件XDC中添加以下约束，即可解决，说明FPGA还是很强大的。（K7 676为例，其他参考自定义）由于在设计中，PCB走线时，考虑到不是很方便，调整了PCIe的线序，导致在调试中，一度识别不了PCIe接口。应该如何去分析和解决。首先，除非特殊情况，一般PCIe应该按照手册约定的管脚去约束，不应该擅自定义。

在进一步测量数据并进行分析，发现即使小于2.5V，依然是有电流的，每增加1V，大约增加5uA。问题基本清晰了，说明在关断时，漏电流依然不能忽略，在本案例中，几十uA的电流，依然拉低了Vgs。在基于SGM431的情况下，也可以减小上来电阻，同时输出端，应保证2V电压不至于开启后端电压，来有效保证。为何之前的设计，没有发现这个问题，查阅之前焊接料号，采用的是LM431.一会数据测试一下。1.当输入24V，测得Vref=1.59V。按理应该在2.5V时导通，此时怀疑时其他地方的问题，将输出稳压管去除，现象依然。

该方案设计中，OE及FS未采用外部上下拉确定，而是由芯片内部上下拉决定，查看芯片手册，

这个问题其实很简单，为啥排查这么久了，是因为公司这个7044的图，一直都是接错的，导致一直在思考与CVHD950的区别，这个唯一的区别就是这个世源的晶振，幅值不是很大，导致共模很低，而发生的这样的错误，之前错误的接法，完全属于凑巧。通过这件事情也给自己做个总结，在做设计时，不能完全相信之前没出问题的设计，首先还要有充足的理论知识做后盾，再加上正确的调试方法，这次排查共耗时6小时，下次这样的问题希望控制在2小时以内。也是满足设计要求的。芯片手册也是进行正常使用的建议，应当使用100欧姆差分端接来控制反射。

案例：某项目在使SGM2208XTDF芯片时，在输入为3.3V，输出为2V. 2V为FPGAuX-io供电管脚，在V7FPGA上电后，发生默认状态异常，并且DDR测试中发现、DDR程序初始不成功，分析:发现在未烧录程序时，输出2v正常，在烧录程序后.2.00V电压迅速下降。可以看出在电流增加了ctrl电流也增加，查看本按设计，上拉电阻为10k，最大电流仅为500ua，设计存在严重分险，把上拉电阻改为1K后问题解决。

GM8775C 型 DSI 转双通道 LVDS 发送器产品主要实现将 MIPI DSI 转单/双通道 LVDS功能，MIPI 支持 1/2/3/4 通道可选，每通道最高支持 1Gbps 速率，最大支持 4Gbps 速率。LVDS时钟频率高达 154MHz，最大支持视频格式为 FULL HD（1920 x 1200）。原生显示接口不支持双通道LVDS屏幕的数据输出，因此需要借助显示转换芯片才能实现双通道LVDS屏幕的驱动。根据上图进行配置，然后将IIC参数导入dts文件。