FPGA状态机简单测试

最新推荐文章于 2025-06-13 16:34:17 发布

a10534126

最新推荐文章于 2025-06-13 16:34:17 发布

阅读量639

点赞数

CC 4.0 BY-SA版权

分类专栏：面试学习路线阿里巴巴文章标签： java java进阶后端

本文链接：https://blog.csdn.net/a10534126/article/details/124774644

该博客详细介绍了如何使用Quartus进行FPGA项目创建，通过Verilog HDL设计计时模块、状态机模块以及用于检测10010串的状态机，并进行了硬件测试，最终实现通过按键控制LED灯显示10010串。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、任务

1、根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能。
（1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程；
（2）描述状态跳转时间；
（3）编码实现。
2. 画出可以检测10010串的状态图, 并用verilog编程实现之。