���ɵ�·��������

 �һ�����
 ��Ҫע��

QQ��¼

ֻ��һ�������ٿ�ʼ

����
����: verilog vhdl ISE altera Quartus
¥��: I2C

fpga������ѵ����������о�Ƽ�

[��������]
BBBBuffon ������ 2010-12-15 17:16:59 | ��ʾȫ��¥��
�����ھ����Լ���ѧ û�˴��о��кܴ���äĿ�� ѧ�IJ���ϵͳ ������У����ȥѧô ��ʱ���Ŷ��ٰ� �۸���
IPO ������ 2010-12-16 11:58:22 | ��ʾȫ��¥��
��Ҳ��ȥ����֪��Ч����ô����
hardware_hh ������ 2010-12-8 16:29



    �뵽��վ��ѯ http://www.zxopen.com
IPO ������ 2010-12-16 11:58:33 | ��ʾȫ��¥��
�����ھ����Լ���ѧ û�˴��о��кܴ���äĿ�� ѧ�IJ���ϵͳ ������У����ȥѧô ��ʱ���Ŷ��ٰ� �۸���
BBBBuffon ������ 2010-12-15 17:16



        �뵽��վ��ѯ http://www.zxopen.com
yuchunna2006 ������ 2010-12-16 20:02:40 | ��ʾȫ��¥��
��ѵֻ��ʵ�鲻���������������������벻�˰�
hbaifenbai ������ 2010-12-20 20:52:30 | ��ʾȫ��¥��
����ҪǮ�� ����  ��ѧ�߰�
windyboy47 ������ 2011-4-11 09:08:35 | ��ʾȫ��¥��
��ϧû��ȥ����5555
sky2222 ������ 2011-7-8 15:44:27 | ��ʾȫ��¥��
�ܺã�������������������
����1221 ������ 2011-8-12 20:01:47 | ��ʾȫ��¥��
�е����� ѧ����ʾѹ���ܴ󡣡���
xiangyu537 ������ 2011-8-15 22:07:10 | ��ʾȫ��¥��
�ǰ�  �ȽϹ�  ���ܲ���
xiangyu537 ������ 2011-8-15 22:07:12 | ��ʾȫ��¥��
�ǰ�  �ȽϹ�  ���ܲ���
����Ҫ��¼���ſ��Ի��� ��¼ | ��Ҫע��

�������ֹ���

�ر�

վ���Ƽ���һ�� /1 ��һ��

QQ|С����|�ֻ���|Archiver|fpga��̳|fpga������̳ ( ��ICP��20003123��-1 )

GMT+8, 2025-8-25 10:56 , Processed in 0.070623 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

���ٻظ� ���ض��� �����б�