���ɵ�·��������

 �һ�����
 ��Ҫע��

QQ��¼

ֻ��һ�������ٿ�ʼ

����
����: verilog vhdl ISE altera Quartus
�鿴: 3546|�ظ�: 5

����FPGA��pci���߽ӿ�����

[��������]
Python0291 ������ 2018-9-21 09:58:23 | ��ʾȫ��¥�� |�Ķ�ģʽ

�������а���������Դ

����Ҫ ��¼ �ſ������ػ��鿴��û���˺ţ���Ҫע��

x
 ¥��| Python0291 ������ 2018-9-22 10:52:29 | ��ʾȫ��¥��
FPGA������Ӳ����������ôӲ�����������ż��Խϸߣ���ôҪ�߱�ʲô������ѧϰ���ż����أ�
1������������רҵ��ѧ��ѧϰ��ô�����������Ե����ơ�
2�����ֵ�·�����γ��Ǻ��ģ�����ѧϰ�Ӵ����ſγ̡�
3��Ӳ����ͷ�ѣ��Ѿ�����һ��ʼ��ѧϰ������������û�з����У���Ҫ��������û�л���û�л������ڴ���·����ʶ��
4����ѧ����ѧ���ڱ���Ҫ���ܸߣ����������ڽϺõ��ⲿ���������ģ������ⲿ��ѧ����ռ�ݽ��ٵġ�
 ¥��| Python0291 ������ 2018-9-25 10:17:56 | ��ʾȫ��¥��
����ͦ������ ѧϰѧϰ
zhangyukun ������ 2018-9-26 09:21:12 | ��ʾȫ��¥��
����FPGA��pci���߽ӿ�����
����ͨ ������ 2018-11-15 21:31:05 | ��ʾȫ��¥��
����FPGA��pci���߽ӿ�����
 ¥��| Python0291 ������ 2018-11-16 10:42:57 | ��ʾȫ��¥��
ѧϰ�˽� ���ϲ���
����Ҫ��¼���ſ��Ի��� ��¼ | ��Ҫע��

�������ֹ���

�ر�

վ���Ƽ���һ�� /1 ��һ��

QQ|С����|�ֻ���|Archiver|fpga��̳|fpga������̳ ( ��ICP��20003123��-1 )

GMT+8, 2025-8-20 12:21 , Processed in 0.069287 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

���ٻظ� ���ض��� �����б�