���ɵ�·��������

 �һ�����
 ��Ҫע��

QQ��¼

ֻ��һ�������ٿ�ʼ

����
����: verilog vhdl ISE altera Quartus
�鿴: 1324|�ظ�: 8

����FPGA�ľ���������ʾ��ˮ�²���ϵͳ.pdf

[��������]
���� ������ 2021-7-30 16:09:04 | ��ʾȫ��¥�� |�Ķ�ģʽ
����FPGA�ľ���������ʾ��ˮ�²���ϵͳ.pdf

�������а���������Դ

����Ҫ ��¼ �ſ������ػ��鿴��û���˺ţ���Ҫע��

x
�ٹ��ٹ��� ������ 2023-9-5 08:58:48 | ��ʾȫ��¥��
����FPGA�ľ���������ʾ��ˮ�²���ϵͳ

����

��!��ֱ�� bitly.net/8zzz8 ������Ƶ bitly.net/n5555 �չ�1928������"�ʱ�����Σ��"�۶�,24����Ϊ"�ʱ�����Σ����������";25��26����Ϊ"��һ���Ӿ�";27���ٴ�ȷ���ʱ�����������Σ��.�������չ��Լ�Σ   ������ 2023-9-5 15:07
dameihuaxia ������ 2023-9-5 09:15:32 | ��ʾȫ��¥��
����FPGA������PWM��������ʵ�ַ���̽��
http://www.fpgaw.com/forum.php?m ... 3&fromuid=58166
(����: ���ɵ�·��������)
dameihuaxia ������ 2023-9-26 09:27:47 | ��ʾȫ��¥��
����FPGA�Ĵ������ⲿSDRAMͨ�ŵĵ�·����.pdf
http://www.fpgaw.com/forum.php?m ... 6&fromuid=58166
(����: ���ɵ�·��������)
 ¥��| ���� ������ 2023-9-26 17:10:23 | ��ʾȫ��¥��
M25P16(1).pdf
http://www.fpgaw.com/forum.php?m ... 8&fromuid=54563
(����: ���ɵ�·��������)
508482294 ������ 2023-10-5 09:30:49 | ��ʾȫ��¥��
����FPGA�ľ���������ʾ��ˮ�²���ϵͳ
 ¥��| ���� ������ 2023-10-5 16:30:54 | ��ʾȫ��¥��
����FPGA��SDTVHDTVת�����о�������
http://www.fpgaw.com/forum.php?m ... 4&fromuid=54563
(����: ���ɵ�·��������)
dameihuaxia ������ 2023-10-10 09:31:05 | ��ʾȫ��¥��
һ�ֽ��첽ʱ����ת����ͬ��ʱ�����ķ���
http://www.fpgaw.com/forum.php?m ... 7&fromuid=58166
(����: ���ɵ�·��������)
����Ҫ��¼���ſ��Ի��� ��¼ | ��Ҫע��

�������ֹ���

�ر�

վ���Ƽ���һ�� /1 ��һ��

QQ|С����|�ֻ���|Archiver|fpga��̳|fpga������̳ ( ��ICP��20003123��-1 )

GMT+8, 2025-8-21 10:10 , Processed in 0.094451 second(s), 33 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

���ٻظ� ���ض��� �����б�