📣 ASTEERICS sort sa première Newsletter ! Soyez informé de toutes les actualités du projet : accompagnements, formations, acteurs.. Abonnez-vous ! AKTANTIS, ALPHA-RLH, CAP'TRONIC, Pôle CNFM Montpellier, Images & Réseaux, Minalogic, Smart Power (ex S2E2), Systematic Paris-Region Groupe Caisse des Dépôts, Chips Joint Undertaking
ASTEERICS - Le centre de compétences français en micro-électronique
Fabrication de semi-conducteurs
À propos
ASTEERICS, le centre de compétences français en micro-électronique, est financé par l’Union européenne dans le cadre de la Chips JU et soutenu par l’État dans le cadre de l’AMI « Compétences et Métiers d’Avenir » du Programme France 2030, opéré par la Caisse des Dépôts [Banque des Territoires]. ASTEERICS est piloté par Minalogic, en partenariat avec le CNFM, Captronic et 5 pôles de compétitivités (Aktantis, Alpha-RLH, Images & Réseaux, Smart Power et Systematic Paris-Region). ASTEERICS s’adresse aux start-ups et PME souhaitant développer ou intégrer des semi-conducteurs européens dans leurs produits pour gagner en performance, en efficacité énergétique et en compétitivité. S’appuyant notamment sur trois technologies souveraines à haute efficacité énergétique (FDSOI, GaN, SiC), ASTEERICS propose : 💡 des sessions de sensibilisation et de formation, 🚀 un accompagnement technico-économique sur mesure pour trouver la technologie la plus adaptée à vos objectifs de croissance, construire votre projet et rechercher des financements, 🤝 et l’accès aux meilleurs expertises, outils et ressources européennes : design tools, design houses, lignes pilotes européennes, fonderies et backend.
- Secteur
- Fabrication de semi-conducteurs
- Taille de l’entreprise
- 11-50 employés
- Siège social
- Grenoble
- Type
- Non lucratif
- Fondée en
- 2025
Lieux
-
Principal
Obtenir l’itinéraire
Grenoble, FR
Nouvelles
-
🚀 Offre de formation : 1 Journée "FD-SOI RF Analog Design" Proposée par GIP CNFM, dans le cadre du projet ASTEERICS . 📍 Lieu : CIME Nanotech, Grenoble 📅 Dates : 10 septembre 2026 👥 Places limitées : 12 participants ⚠️ Inscription obligatoire Cette formation s'adresse aux participants intéressés par les techniques RF appliquées aux technologies FD-SOI. 👉 Préinscription : https://lnkd.in/esXH7sMN Groupe Caisse des Dépôts Chips Joint Undertaking Pôle CNFM Montpellier
-
📣 Summer School Europractice « ASIC design introduction: From concept to silicon » - 𝑅𝑒𝑐𝑜𝑚𝑚𝑎𝑛𝑑𝑎𝑡𝑖𝑜𝑛 𝐴𝑆𝑇𝐸𝐸𝑅𝐼𝐶𝑆, 𝑢𝑛 𝑐𝑜𝑚𝑝𝑙𝑒́𝑚𝑒𝑛𝑡 𝑎̀ 𝑛𝑜𝑠 𝑓𝑜𝑟𝑚𝑎𝑡𝑖𝑜𝑛𝑠. 📅 24 au 28 août 2026 - 36 heures 💶 500 € En combinant les formations Europractice et ASTEERICS, les équipes gagnent à la fois en profondeur technique et en vision système et marché. Avec l'essor des projets ASIC en Europe, les designers de circuits intégrés doivent maîtriser l'ensemble du processus, de la conception au test et au packaging. Cette formation couvre l’ensemble du flux ASIC : ✔️ introduction aux circuits intégrés et à la fabrication, ✔️design numérique (front-end, implantation physique, basse consommation), ✔️design analogique et layout, ✔️fondamentaux des IP et design reuse, ✔️tests de production et packaging avancé jusqu’à l’intégration de chiplets. Cette summer school s’adresse en priorité aux fabless et équipes de design développant des ASSP et circuits complexes, voulant consolider leurs pratiques de conception et de mise en production. Les formations ASTEERICS, gratuites pour les PME et startups françaises, complètent cette approche : elles s’adressent aussi aux électroniciens cartes/systèmes et aux décideurs (chefs de produit, dirigeants, directeurs R&D) souhaitant maîtriser : ✔️ Comment faire un ASIC ? ✔️ & Pourquoi et comment faire faire un ASIC ? Et ainsi en comprendre les impacts sur les ressources et le business. 👉 Infos et inscription à la summer school Europractice : https://lnkd.in/emy4b_vz 👉 Liste complète des formations Europractice : https://lnkd.in/eujTsAnx aCCCess
-
-
🔍 Retour sur la formation CAP TRONIC organisée dans le cadre du programme ASTEERICS Du 23 au 25 juin, des ingénieurs et experts en électronique et systèmes embarqués se sont retrouvés pour suivre notre formation approfondie de 2,5 jours : « 𝐄𝐥𝐞𝐜𝐭𝐫𝐨𝐧𝐢𝐪𝐮𝐞 𝐝𝐞 𝐩𝐮𝐢𝐬𝐬𝐚𝐧𝐜𝐞 : 𝐚𝐩𝐩𝐨𝐫𝐭 𝐝𝐮 𝐆𝐚𝐍 𝐞𝐭 𝐝𝐮 𝐒𝐢𝐂 – 𝐓𝐨𝐩𝐨𝐥𝐨𝐠𝐢𝐞𝐬 𝐞𝐭 𝐬𝐩𝐞́𝐜𝐢𝐟𝐢𝐜𝐚𝐭𝐢𝐨𝐧 𝐝𝐞𝐬 𝐜𝐨𝐧𝐯𝐞𝐫𝐭𝐢𝐬𝐬𝐞𝐮𝐫𝐬, 𝐜𝐡𝐨𝐢𝐱 𝐝𝐞𝐬 𝐜𝐨𝐦𝐩𝐨𝐬𝐚𝐧𝐭𝐬 ». Au programme : topologies de conversion, lecture et analyse de datasheets, dimensionnement de convertisseurs et compréhension des enjeux liés aux technologies GaN et SiC, avec une approche mêlant expertise technique, cas concrets et échanges entre pairs. 📣 Parmi les retours des participants : 💬 « Je cherchais à comprendre surtout les cas où le GaN pouvait être compétitif par rapport au Si et pour moi l'objectif est rempli. » 💬 « Formation dynamique et explications claires en vulgarisant des sujets qui peuvent être très complexes. » 🙏 Merci aux participants pour leur implication ainsi qu'au formateur Roland d'Authier l’entreprise AXID POWER ELECTRONICS pour son expertise et le partage de son expérience terrain. Cette formation s’inscrit dans le cadre du programme ASTEERICS. 💡Concrètement, ASTEERICS permet aux PME d’accéder gratuitement à des formations sur les technologies FD-SOI, GaN, SiC et sur l’approche ASIC : une opportunité pour développer leurs compétences et explorer de nouvelles pistes d’innovation technologique. AKTANTIS, ALPHA-RLH, CAP'TRONIC, Pôle CNFM Montpellier, Images & Réseaux, Minalogic, Smart Power (ex S2E2), Systematic Paris-Region Groupe Caisse des Dépôts, Chips Joint Undertaking
-
-
🎤 ASTEERICS au LID World Summit 2026 : relever le défi des compétences en microélectronique. Philippe Flatresse, directeur du centre de compétences ASTEERICS chez Minalogic, a participé à une table ronde aux côtés de représentants de la FAMES Pilot Line, du centre de compétences autrichien et du projet aCCCess. 𝗔𝘂 𝗰œ𝘂𝗿 𝗱𝗲𝘀 𝗲́𝗰𝗵𝗮𝗻𝗴𝗲𝘀 : 👉 Comment accélérer le développement des compétences nécessaires à l'industrie européenne des semi-conducteurs, et plus particulièrement dans le domaine du design de circuits intégrés et des technologies FD-SOI. Philippe a partagé la vision d'ASTEERICS sur les compétences les plus recherchées par l'industrie et sur l'importance d'aligner les formations académiques avec les besoins concrets et les délais des acteurs industriels. Cette discussion donné un éclairage sur le rôle essentiel des Chips Competence Centres, des Pilot Lines et du réseau européen coordonné par le projet aCCCess pour construire un 𝗲́𝗰𝗼𝘀𝘆𝘀𝘁𝗲̀𝗺𝗲 𝗱𝗲 𝗳𝗼𝗿𝗺𝗮𝘁𝗶𝗼𝗻 𝗽𝗲𝗿𝗳𝗼𝗿𝗺𝗮𝗻𝘁 et répondre aux enjeux du European Chips Act. 📅 Vous souhaitez en savoir plus sur les offres technologiques et les formations proposées par les Pilot Lines européennes ? 👉Rejoignez-nous le 7 juillet pour le prochain webinaire du projet aCCCess consacré à la Pilot Line FAMES et au centre de compétences ASTEERICS : 🔗 https://lnkd.in/e5H7Q-w7 #Microelectronics #Semiconductors #ChipsAct #FD_SOI #FAMES #aCCCess AKTANTIS, ALPHA-RLH, CAP TRONIC, Pôle CNFM Montpellier, Images & Réseaux, Minalogic, Smart Power (ex S2E2), Systematic Paris-Region Groupe Caisse des Dépôts, Chips Joint Undertaking
-
-
ASTEERICS - Le centre de compétences français en micro-électronique a republié ceci
Join our next webinar on Technology with FAMES Pilot Line and ASTEERICS - French Chips Competence Center with real use cases from Soitec and Nellow! #aCCCess #TechnologyOffers #Semiconductors #ChipsCompetenceCentres #PilotLines #EuropeanCollaboration #innovation #ChipsJU
-
📢 Don't miss out: training opportunity FD-SOI ICs Design Opportunities Short Course with FAMES Pilot Line Information below👇
[TRAINING] Still time to register for the FD-SOI ICs Design Opportunities Short Course! 📍 Grenoble, France 📅 21–22 September 2026 📄Pre-registrations here: https://lnkd.in/ekuSUJFY As FD-SOI technology continues to enable innovative solutions for low-power, high-performance electronics, mastering its design opportunities has become increasingly valuable for both industry and academia. 💡This two-day course, led by leading industry experts, will provide a comprehensive overview of FD-SOI technology and its advantages for digital, analog and RF circuit design. Participants will discover advanced design techniques and methodologies that are driving the development of next-generation IPs and products across multiple application domains. Who should attend? ✔️ Chip designers developing low-power, high-performance ICs ✔️ Device and process engineers working on advanced technology integration ✔️ R&D scientists exploring future electronic technologies ✔️ Technology managers and system architects seeking deeper insights into FD-SOI platforms ✔️ Students and researchers interested in advanced semiconductor technologies 🎥 As illustrated in this video showing how an SOI transistor is manufactured, innovation starts at the technology level. This course will help you understand how to fully leverage FD-SOI capabilities at the circuit and system design levels. Don't miss this opportunity to expand your expertise and connect with the FD-SOI community! ___ The FAMES Pilot Line, funded by the Chips Joint Undertaking, is a pan-European initiative coordinated by CEA-Leti and bringing together 11 partners: Tyndall National Institute, VTT, Silicon Austria Labs (SAL), imec, UCLouvain - Université catholique de Louvain, Universidad de Granada, CEZAMAT WUT, Fraunhofer-Gesellschaft, Grenoble INP - UGA, the SiNANO Institute, and CEA-Leti. Together, they work to advance semiconductor technologies and strengthen Europe’s technological sovereignty.
-
Le 15 juin, Philippe Flatresse représentera ASTEERICS aux Silicon Saxony Days pour parler des Défis communs & objectifs communs : EU Chips Act 1 & 2 au sein du panel aCCCess !
aCCCess at Silicon Saxony Days 2026! We’re excited to announce that aCCCess will be part of the Silicon Saxony Days — one of Europe’s key gatherings for the semiconductor ecosystem! 💠Where to find aCCCess Meet us at L19 and connect with leading European competence centres and pilot lines! 💠𝐏𝐫𝐨𝐠𝐫𝐚𝐦𝐦𝐞 𝐇𝐢𝐠𝐡𝐥𝐢𝐠𝐡𝐭𝐬! 🔹Monday, 15 June Panel on “Common challenges, common goals: EU Chips Act 1 & 2” featuring Pierre Chastanet and panelists from the #ENCCC Philippe Flatresse (aCCCess Team | Minalogic | ASTEERICS - French Chips Competence Center) and Jana Drbohlavová (Czech Semiconductor Centre) 🔹Tuesday, 16 June – Beyond Tomorrow Gate Talk: “How to Succeed with the European Network of Competence Centers” by Regis Hamelin (aCCCess Coordinator | BLUMORPHO) He will also moderate a session with contributions from: Giuseppe Fiorentino | NanoIC pilot line, Romano Hoofman, PhD, PMP | EuroCDP - EU Chips Design Platform, Stephan Guttowski | APECS Pilot Line, and Elly Zwartkruis-Pelgrim and Ivan Stojanović | ChipNL Competence Centre | ChipNL CC and Alexander Stanitzki | German Chips Competence Centre (G3C) With booths and participation from various Competence Centres and many more, this is a unique opportunity to experience the strength of Europe’s semiconductor network — and whether you're looking to collaborate, innovate, or scale, aCCCess (www.acccess.eu) is your gateway. 👉 Let’s connect in Dresden! https://lnkd.in/euWmsJA #aCCCess #SiliconSaxonyDays #Semiconductors #EUChipsAct #Innovation #Microelectronics #EuropeanCollaboration #ENCCC #ChipsCompetenceCentres #ChipsJU AT-C³ Austrian Chips Competence Center ChipNL Competence Centre | ChipNL CC Estonian Chips Competence Center FC3 - Flanders Chips Competence Center German Chips Competence Centre (G3C) Latvian Chip Competence Centre MicroNanoSpain
-
-
💻 "Découvrez ASTEERICS, le centre de compétences français en microélectronique" - Replay du webinaire disponible. A visionner ici : https://lnkd.in/eH4a4vh8 Organisé le 15 avril, ce webinaire propose un éclairage clair et accessible sur les enjeux actuels du secteur, ainsi que sur les opportunités offertes aux entreprises innovantes. À travers différentes interventions, les équipes d’ASTEERICS vous présentent : 🔹La chaîne de valeur de l’électronique et de la microélectronique, 🔹Les offres d’accompagnement technico-économique, 🔹Les offres de formation*. Un tour d'horizon complet de ce que peut vous apporter ASTEERICS. N'hésitez pas à nous contacter ! *NB : pour plus d'informations sur la prochaine formation : https://lnkd.in/eW5Auaqx AKTANTIS, ALPHA-RLH, CAP'TRONIC, Pôle CNFM Montpellier, Images & Réseaux, Minalogic, Smart Power (ex S2E2), Systematic Paris-Region Groupe Caisse des Dépôts, Chips Joint Undertaking
Replay du webinaire – Découvrez ASTEERICS, le centre de compétences français en microélectronique
https://www.youtube.com/
-
🎙️"Faisons l'Europe de l'électronique" Interview de Daniel Saias de la société ASYGN (fabricant de semi-conducteurs) 👉 À travers ce témoignage, découvrez ce qu'apportent les PME de la filière électronique et comprenez comment un centre de compétences peut accélérer l’innovation et l’accès aux technologies de pointe. 2️⃣min pour vous donner : • les principaux défis rencontrés par une PME dans le développement de produits électroniques • les types d’accompagnement qui peuvent faire la différence : expertise technique, financement, formation et mise en relation • les résultats attendus d’un accompagnement par ASTEERICS à court et moyen terme • sa vision du rôle d’ASTEERICS pour la France et pour l’Europe. 👉 Une interview particulièrement utile pour les start-ups, PME et acteurs industriels qui souhaitent développer ou intégrer des solutions micro-électroniques. AKTANTIS, ALPHA-RLH, CAP'TRONIC, Pôle CNFM Montpellier, Images & Réseaux, Minalogic, Smart Power (ex S2E2), Systematic Paris-Region Groupe Caisse des Dépôts, Chips Joint Undertaking #semiconducteur #microelectronique #asteerics